(54) DIGITAL PLL CIRCUIT

(11) 2-95015 (A)

(43) 5.4.1990


(21) Appl. No. 63-247727 (22) 30.9.1988

(71) KYOCERA CORP (72) TAKETOSHI KOJIMA(3)

(51) Int. Cl5. H03L7/06, H04L7/033

PURPOSE: To shorten the pull-in time of a digital PLL by delaying the change of the direction of correction, increasing the correcting quantity of a forward direction, and decreasing the correcting quantity of an inverse direction, when the correcting quantity becomes maximum.

CONSTITUTION: A phase difference monitoring circuit 15 is composed of an up down counter 20, a condition discriminating circuit 1, a first latch circuit 22 and a frequency-dividing circuit 23 and a secondary loop input control circuit 16 is composed of an up down counter 24, a second latch circuit 25 and a control gate circuit 26. At the place where the change of the phase difference in a primary loop 13 is observed, the rotation direction and the phase difference quantity are detected and the correcting quantity becomes maximum in accordance with the information of the change of the obtained phase difference, by delaying the change of correction, the correcting quantity of the forward direction is increased and the correcting quantity of the inverse direction is decreased. Thus, the pull-in time of a digital PLL is shortened.



A: to filter 3, B: input fin, C: output fout, D: dadvance, F: code bit, G: deleting, H: adding, comparing circuit, 2: first filter, 14: second filter, dispersing circuit, 11: 1-pulse adding/deleting circuit D: delay, E: ling, l: phase

(54) PLL CIRCUIT

(11) 2-95016 (A)

(43) 5.4.1990


(21) Appl. No. 63-247128 (22) 30.9.1988

(71) ANDO ELECTRIC CO LTD (72) KAZUYOSHI AOKI

(51) Int. Cl<sup>5</sup>. H03L7/093

PURPOSE: To prevent the oscillation stoppage by comparing the output of an operational amplifier with a voltage set arbitrarily, and when an output voltage is lower than the set voltage, adding the bias voltage to the input of the operational amplifier, and making the output voltage of the operational amplifier equal to the set voltage.

CONSTITUTION: The output of an operational amplifier 4 is compared with the arbitrarily set voltage, and when an output voltage is lower than the set voltage, the bias voltage is added to the input of the operational amplifier 4 and the output voltage of the operational amplifier 4 is made equal to the set voltage. When the output voltage of the operational amplifier is higher than the set voltage, a diode 9 is cut off and the circuit of an operational amplifier 8 becomes virtually same as it is cut off. Thus, the oscillation stoppage of a voltage variable oscillating circuit can be prevented.



11: bias voltage, 3: reference signal, 2: phase detecting

(54) NON-LINEAR QUANTIZING DEVICE (19) JP

(43) 5.4.1990 (11) 2-95017 (A) (21) Appl. No. 63-248103 (22) 30.9.1988


(71) MATSUSHITA ELECTRIC IND CO LTD (72) TAKASHI EGUCHI(1)

(51) Int. Cl5. H03M1/38

PURPOSE: To increase the quality of a reproducing signal by feeding back

quantizing noise through a delaying device.

CONSTITUTION: The title device is composed of an adder 2, a non-linear decoder 7, a quantizing noise detector 9 and a delaying device 11. A non-linear decoding is executed based on the non-linear quantized quantizing segment and quantizing level, the difference between the decoded signal and the inputted signal is detected, next, added to the input of the non-linear quantizing device 4 and the quantizing noise is decreased. Thus, while the system of the non-linear quantization is obtained, a non-linear quantizing device to decrease the quantizing noise and improve the quality can be obtained.



⑩ 日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 平2-95015

®Int.Cl.5

識別記号

庁内整理番号

個公開 平成2年(1990)4月5日

H 03 L 7/06 H 04 L 7/033

8731-5 J H 03 L 7/06 6914-5 K H 04 L 7/02 B B

審査請求 未請求 請求項の数 1 (全7頁)

**ᡚ発明の名称** デジタルPしし回路

②特 願 昭63-247727

②出 願 昭63(1988)9月30日

**⑩発 明 者 小 島 健 利 東京都世田谷区玉川台2丁目14番9号 京セラ株式会社東京用賀事業所内** 

**御発明者神野 純一東京都世田谷区玉川台2丁目14番9号京セラ株式会社東** 

京用賀事業所内

砂発 明 者 益 嫉 正 己 熊本県熊本市西原1−15−7 京セラ株式会社熊本LSI

デザインセンター内

@発明者城戸俊樹東京都世田谷区下馬5-18-5

⑪出 願 人 京セラ株式会社 京都府京都市山科区東野北井ノ上町5番地の22

明 紙 普

1. 発明の名称

デジタルPLL回路

### 2. 特許請求の範囲

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はデジタル通信システム 等において使用 されているデジタルPLL回路の改良に関する。

〔発明の概要〕

1 次ループ及び 2 次ループを有するデジタル P L L 回路において、位相差監視回路が入出力デジタル信号間の位相比較に応答して位相差の変化を観測し、位相の回転方向及び位相差量を検知し、2 次ループ入力制御回路がその検知出力に応じて1 次ループからの 2 次ループに対する入力を制御して補正量の増減を行うことに関する。

〔従来の技術〕

第6図は従来のデジタルPLL回路の一例を示す。同図において、1はデジタル位相比較回路、2及び3は夫々第1及び第2のフィルター、4はアップダウン・カウンター、5はパルス分散回路、6はインパーター、7及び8はアンド回路、9及び10はオア回路、11は1パルス追加削除回路、12は分周回路である。

(2)



特開平 2-95015(2)

またfinは入力デジタル信号の周波数、fak内的クロックの周波数(自走周波数)、Rは分の周波数(自走周波数)、Rは分の周波数(1、R1のフィルター2から成り、14は2次ループで、第2のフィルター3、アップダウンカウンタ4、パルス分散回路5、インバーター6及びアンド回路7、8から成り、そして1パルスは加下の路11及び分周回路12によりデジタルVCOが構成されている。

位相比較回路1は入出力デジタル信号の位相をデジタル的に比較して、位相差に相当する個数のパルス列が遅れ又は進み出力 a , b として第 1 のフィルター 2 に与えられ、その出力 c , d が 第 2 のフィルター 3 及びオナ 回路 9 , 1 0 の一方の入力に加えられる。 第 2 のフィルター 3 の 2 つのの 力に カウンタ 4 の up, down 入力に 与えられ、カウント出力は常に出ている。 その ウント出力がパルス分散回路 5 の入力 X に加えられる。

パルス分散回路 5 はクロック入力 C K に与えら (3)

い場合、 第9 図に示す如く引込み動作時に位相の 回転を生ずることがある。

このような位相の回転が起こっている時、入力 周波数 fin と出力周波数 foutとの位相差が土180 変化するため、第7図から明らかなように2次ループ14の第2のフィルター3に対して引込みを 行な5 順方向の入力と逆方向の入力とが交互に入 ることになる。

従ってその結果補正量は相殺され、引込みに長 時間を必要とする。

上述したように一般にデジタルPLL回路の引 込みの早さとその安定性とは相反する関係にあり、 PLL回路の安定性が増せば引込み時間が長くな り、また引込みを早くすれば不安定となる。

#### 〔発明の目的〕

従って本発明の目的はデジタルPII回路においてその安定性をそこなうことなく、前配位相の回転を早く収束させて引込み時間を短縮せしめることにある。

れたパルス列の内の上記入力Xに対応した個数だけのパルスをできるだけ均等な間隔で出力し、その出力パルスはカウンダ4からの符号ピットに応答してアンド回路7,8を介して前記オア回路9,10の他方の入力に加えられる。

その結果、周波数 Rxfo の内部クロックは1パルス追加削除回路11によりオフ回路9又は10 の出力に応じて、周期的に1パルスが除去されるか、又は付加されて、前配位相差に応じて1パルス追加又は削除されたクロックは分周回路12で1/Rの周波数に分周し、前配デジタル信号となる。

第7図は上記デジタルPLL回路の動作説明図、 第8図はこの回路における入力周波数 fin と定常 位相差の関係を示す図で、fiは1次ループ13の 最大補正量(絶対値)、fiは2次ループ14の最 大補正量(絶対値)をあらわす。

#### [発明が解決しようとする問題点]


さて上述した従来のデジタルPLL回路において、入力周波数 fin と自定周波数 fo の周波数差の 絶対値が 1 次ループ 1 3 の最大補正量 fiより大き

### [問題点を解決するための手段]

### (作用)

1 次ループにおける位相差の変化が観測され、 その回転方向及び位相差量が検知され、得られた 位相差の変化の情報に応じて補正量が最大になっ ている所で補正の方向の変化を遅らせることによ

(6)



り順方向の補正量を増やし、逆方向の補正量を被 らすことによりデジタルPLLの引込み時間の短 縮を行う。

#### 〔 舆施例〕

以下図面を参照して本発明を更に説明する。

第1図及び第2図は本発明によるデジタルPLL 回路の一実施例を示し、第6図と同一符号は同一 又は類似の回路をあらわす。第1図において、15 は位相差監視回路、16は2次ループ入力制御回 路で、これら回路は例えば第2図に示すように構成される。

第2図において、20はアップダウンカウンタ、21は状態判別回路、22は第1のラッチ回路、23は分周回路で、これら回路により位相差監視回路15が構成される。また、24はアップダウン・カウンタ、25は第2のラッチ回路、26は制御ゲート回路で、これら回路により2次ループ入力制御回路16が構成される。

デジタル位相比較回路 1 の出力 a , b は位相監 視回路 1 5 のアップダウン・カウンタ 2 0 に与え ( 7 )

補正を行う第2のラッチ回路25からのデータを 制御して2次ループの第2のフィルタ3に加える。

上述した回路の特徴はデジタルP L L 回路の入る 出力 fin, fout 間の位相差が小さく安健でいる 時、2次ループ入力制御回路16の制御をそのかった回路25のデータをそうにすることで、位相差補正回路15及び2次をすることで、位相差補正回路15及び10次度の次をできることができる点にある。引込み速度を早くすることができる点にある。

第3図は上述した実施例の具体的構成例で、入出力信号の周被数差(fin-fout)のために位相の回転が生じている時、その回転方向を検知し、その位相差が+180から-180へ変化するときに第2のフィルタ3へ変す値の符号bitの正から負へまたは負から正への変化を遅らせることにより順方向の補正量を増やし、逆方向の補正量を減

られ、酸カウンターのクリア端子CLRには分周回路23を介して出力デジタル信号が印加されているので、上記出力a,bは foutのn周期毎に上記カウンターでカウントされ、そのカウント出力は状態判別回路21に送られる。

状態判別回路21は上記ガウント出力に基いて 位相のずれ方向(回転方向)及び位相整量が所定 値以上あるか否か等の必要な情報が判別され、第 1のラッチ回路22に保持される。

次に、2次ルーブ14への入力 c , d は 2 次ルーブ14への入力 c , d は 2 次ルーブ14への入力 c , d は 2 次ルーブ入力制御回路16のカウンタ24に捉えら枠 される。 第2のラッチ回路25で保御グッチ回路26は位相差監視回路15の第1のラッチ回路22のデータに応じて本ンンチータに変えるのでは相比較回路1の出入のとなるのでは相比でありた。 従っている。 従って 解1のラッチ 回路 を 2 2の で で ジタル位相比較回路1の出入 回路の で 対別結果)はデジタルP L L 回路の、 逆力 付 報の 判別結果)はデジタルP L L 回路の、 逆力 付 報の で 対別 に が に で に で が を 示し、 必要に 応じて 位相

(8)

らすようにしてデジタルPLL回路の引込み時間 を短縮することを目的としている。

第3図において、状態判別回路21は大小比較 回路31によって構成され、また制御回路26は デイレイ回路35、インパータ回路36、40、 アンド回路37、38、41、42、オア回路39 により構成されている。

位相比較器1の出力パルス a , b は アップ・ダウンカウンタ20 によってカウントされ、そのカウント結果 Q は大小比較回路31 に渡され、大小比較回路31 にはあらかじめ一定値 K が設定されており、この値 K とカウンタからの値 | Q | との大小比較を行う。

大小比較の結果、出力 | Q | が | Q | > K のとき「High」、 | Q | ≦ K のとき「Low」となり、 第 1 のラッチ回路 2 2 にその値が保持される。

一方、2次ループ入力制御回路16では第1の ラッチ回路22に保持された値に基づいて第2の フイルター3へ入力されるデータの符号を遅らせ るかどうかの判定を行う。

(10)

(9)



第1のフィルター2から出力されるパルス c。 dが第2のラッチ 回路 2 5 に被され、第2のラッチ 回路 2 6 に被待号と 統対 に が 分り は が が 号は ディレイ 回路 3 5 に 被 で かられ、 絶 かって インド 回路 4 2 に で さんれん 絶 らい かられる。 第回路 3 5 によって の出力 制御 に 便 2 のう が が から から から で と で られる。 からに 第1のラッチ 回路 2 2 の 内容により 決定させ られる。


第1のラッチ回路22の内容が「High」であれば遅らせられた符号が第1のラッチ回路22の内容が「Low」であれば第2のラッチ回路25の符号出力が選択される。そして選択された符号により第2のフィルター3への補正パルスの出力が行われる。

第4図はm=n=1で、位相差が90以上の時、gの値が「High」になるようKの値が設定されている場合のタイミングチャートを示し、第5図はfout>finの場合のfinとfoutの位相差の変化を

周波数 fin と定常位相差の関係を示す図、第9図は上記回路における入力デジタル信号の位相差の変化を示す図である。

1 … 位相比較回路、13…1次ルーブ、14… 2次ループ、15…位相監視回路、16…2次ループ入力制御回路。

特許出願人 京セラ株式会社



示す。位相差が + 1 8 0 から - 1 8 0 へ変化するとき(a)、 すなわち補正が順方向から逆方向へ変化するとき、 補正量が最大になっている。


補正量が最大になっているところで補正の方向の変化、すなわち、順方向から逆方向への変化を 遅らせることにより順方向の補正量を増やし(f)、 逆方向の補正量を被らすことにより(e)、デジタル PLLの引込み時間の短額を行うものである。

#### [発明の効果]


以上説明したように本発明によれば位相差監視 回路及び2次ループ入力制御回路によりデシタル PLL回路の引込み時間を短縮することができる。 4. 図面の簡単な説明

第1図及び第2図は本発明の一実施例を示すブロック図、第3図は該実施例の主要部の具体的構成例を示すブロック図、第4図はその動作説明用タイミングチャート、第5図は入力デジタル信号の位相差の変化を示す図、第6図は従来のデジタルPLL回路の一例を示すブロック図、第7図はその動作説明図、第8図は上記回路における入力(12)


第1図




# 第 2 図




## 第3図






**図** 9


瓣








第 7 図



# 第8図



fo: DPLL 自定用波数

11;一次小刀最大相正量(轮对值)

f2:二次小一根大领正量(把対伍)

fin:入力到流数。

fout: DPLL 出力用波数

# 第 9 図

